(12) Public Patent Disclosure Bulletin (A)

(11) Public Patent Disclosure (Kokai) Number: (S)57-210495

(43) Unexamined Patent Application Date:

December 24, 1982

(51) Int. Cl. ³

G11C 7/00

110 7700

Identification Symbols:

Internal File Numbers:

6549-5B

ì

7343-5B

19/00

Number of Inventions:

Examination Requests: None

(Total of 8 Pages)

(54) Block Access Memory

(21) Application Number:

(S)56-88987

(22) Application Date:

June 10, 1981

(72) Inventor:

Yasaburo Inagaki

c/o NEC Corp., 5-33-1 Shiba, Minato-ku, Tokyo, Japan

(71) Applicant:

NEC Corp., 5-33-1Shiba, Minato-ku, Tokyo, Japan

(74) Representative:

Patent Attorney Susumu Uchihara

SPECIFICATION

1. Title of the Invention:

Block Access Memory.

2. What is Claimed is:

1. A block access memory comprising:

memory cells arranged in a matrix;

a read circuit that reads signals from said memory cells;

an address buffer that latches an address signal;

- a row decoder and column decoder that select arbitrary said memory cells using said address signal;
 - a data input buffer that latches said signals and supplies data to said memory cells;
- a shift register that uses said read circuit to perform parallel reading of signals so as to continuously read data, or that reads an external signal to perform parallel reading of data into said memory cells;
 - a data output buffer that amplifies and outputs the signals from said selected memory cells; and

an internal timing generator circuit that controls said memory cells, read circuit, row and column decoders, data input buffer, shift register, and data output buffer; wherein:

said shift register performs data input or output every half-cycle based on an external clock.

- 2. The block access memory according to claim 1, wherein said shift register is formed of two circuits in parallel that are connected so as to be driven offset by a half-cycle from each other.
- 3. The block access memory according to claim 1, wherein said I/O shift register, said data input buffer, and said data output buffer are each formed of two circuits in parallel and are connected so as to be driven offset by a half-cycle from each other.

3. Detailed Description of the Invention:

The present invention relates to block access memory.

Conventionally, MOS RAM has been the main choice for main memory devices in computers, but the read/write cycle of MOS RAM is several times that of the computer's machine cycle. Therefore, in order to use the computer's machine cycle effectively, methods are employed to increase the data transfer rate by arranging MOS RAM in parallel for a required bit width. However, when high density MOS RAM is used, the word size becomes larger and the smallest unit of such a main memory device becomes much larger. For example, if 256-Kbit MOS RAM is arranged with a 256-bit width, the smallest unit of such a main memory device is 8 Mbytes. Two methods may be considered for avoiding this. One method is to increase the MOS RAM bit width (a multi-bit structure) to increase the data transfer rate. This method increases the number of pins and the packaging size, which makes it impossible to increase the integration on a board. The other method is to make the circuit operate at a higher speed in order to increase the data transfer rate, and so the demand is increasing to have higher speeds even for MOS RAM.

Conventionally, page mode has been presented as a method for increasing the data transfer rate, but the data transfer rate is not that high. The provision of a shift register in the I/O portion has been presented as another method for achieving a high data transfer rate.

Figure 1 is a block diagram of an example of MOS RAM including a shift register in a conventional I/O portion.

This example contains memory cells [10] arranged in a matrix, a read circuit [20] that reads cell signals, an address buffer [30] that latches an address signal that indicates a memory location and generates main and supplementary address signals, a row decoder [40] and column decoder [41] that select an arbitrary memory cell based on the address signals, a data input buffer [50] that latches memory data and generates main and supplementary data signals, a data output buffer [60] that amplifies and outputs cell signals, a shift register [70] that transfers signals at high speed, and an internal timing generator circuit (not shown) that drives these various circuits.

Figure 2 is a waveform diagram of the signals for the various portions when the MOS RAM of Figure 1 is operating.

On the first clock [CE] the address signal is latched in the address buffer [30]. Based on this address signal, one word line is selected by the row decoder [40], and the signals of the memory cells connected to the word line are read by the read circuit [20]. At the same time, based on the address signal, multiple bit lines are selected by the column decoder [41] (in the following discussion the case of 4 bits will be used), and their memory cell signals are simultaneously transferred to the shift register [70].

Next, based on I/O shift register drive clocks ϕ_1 and ϕ_2 that are synchronized by an external clock ϕ , the memory cell signals from the shift register [70] are amplified by the data output buffer [60] and four bits are consecutively output. In this conventional example, one bit is output for each cycle of the clock ϕ , so the operating speed is limited by the cycle speed. At the present time one cycle takes about 100 ns, so the problem is that it is difficult to attain higher speeds than this.

In order to overcome this problem, the present invention presents block access memory that transfers data with a speed that is twice the conventional speed, by performing I/O of data on every half-cycle of the external clock that drives the I/O shift register.

The block access memory of the present invention comprises: memory cells arranged in a matrix; a read circuit that reads signals from the memory cells; an address buffer that latches an address signal; a row decoder and column decoder that select arbitrary memory cells using this address signal; a data input buffer that latches these signals and supplies data to the memory cells; an I/O shift register that uses the read circuit to perform parallel reading of signals so as to continuously read data, or that reads an external signal to perform parallel reading of data into the memory cells; a data output buffer that amplifies and outputs the signals from the selected memory cells; and an internal timing generator circuit that controls the memory cells, read circuit, row and column decoders, data input buffer, I/O shift register, and data output buffer; wherein: the I/O shift register performs data input or output every half-cycle based on an external clock.

The block access memory of the present invention may also form the I/O shift register of two circuits in parallel that are connected so as to be driven offset by a half-cycle from each other.

The block access memory of the present invention forms [corrected to: may also form] each of the I/O shift register, data input buffer, and data output buffer of two circuits in parallel, which are connected so as to be driven offset by a half-cycle from each other.

We use figures to describe embodiments of the present invention.

Figure 3 is a block diagram of a first embodiment of the present invention.

This embodiment uses one circuit for the shift register and uses the shift register for switching, so that data that comes out to the I/O buses is sent to the data output buffer, while data that comes in to the data input buffer is sent to the memory circuit through the I/O buses. The I/O buses I/O₁ through I/O₄ of the memory circuit are connected to the data input buffer [50] and data output buffer [60] through control transistors T₁ through T₄. The gates of the control transistors T₁ through T₄ are connected to the outputs

 ϕ_{31} through ϕ_{34} of the corresponding stages of the shift register [70]. Each of the four squares drawn with solid lines within the shift register [70] represents one bit.

Figure 4 is a waveform diagram of the signals for the various portions when the first embodiment of Figure 3 is operating.

The rise and fall of the external clock ϕ are detected, and clocks ϕ_1 and ϕ_2 are generated. Clocks ϕ_1 and ϕ_2 drive shift pulses of the shift register. Also, clock ϕ_2 controls the outputs ϕ_{31} through ϕ_{34} of the shift register, while activating the data input buffer or data output buffer. The shift register is reset by a reset pulse ϕ_R . This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. After that, clocks ϕ_1 and ϕ_2 are generated on the rise of clock ϕ , the output ϕ_{31} of the first stage of the shift register is set to high, and the I/O₁ signal passes through control transistor T_1 to the data output buffer, where it is amplified and output. Next, clocks ϕ_1 and ϕ_2 are generated on the fall of clock ϕ , the output ϕ_{32} of the second stage of the shift register is set to high, and the I/O₂ signal passes through control transistor T_2 to the data output buffer, where it is output. Similarly after this, ϕ_{33} and ϕ_{34} are set to high level on the rise and fall of clock ϕ , and the I/O₃ and I/O₄ signals are sequentially output. In this way, since one bit is output on each half-cycle, the operating speed is twice that of the conventional speed.

Figure 5 is a block diagram of a second embodiment of the present invention.

This embodiment uses one circuit for the shift register, and the data that is to be input or output to the I/O buses is read or written after being temporarily stored in the shift register. The I/O buses I/O₁ through I/O_4 of the memory circuit are connected to the corresponding stages of the shift register [70] through control transistors T_1 through T_4 , the input of the shift register is connected to the data input buffer [50], and the output is connected to the data output buffer [60].

Figure 6 is a waveform diagram of the signals for the various portions when the second embodiment of Figure 5 is operating.

As in the embodiment of Figure 3, the rise and fall of an external clock ϕ are detected, and clocks ϕ_1 and ϕ_2 are generated. Clocks ϕ_1 and ϕ_2 cause the data in the shift register to shift. And, clock ϕ_2 activates the data input buffer or data output buffer. This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. After that, based on clock ϕ_{DL} , signals I/O₁ through I/O₄ are sent all at once via the control transistors T₁ through T₄ to the corresponding stages of the shift register. Then, clocks ϕ_1 and ϕ_2 are generated on the rise of clock ϕ and the I/O₁ signal is sent to the data output buffer, where it is amplified and output. Next, clocks ϕ_1 and ϕ_2 are generated on the fall of clock ϕ and the I/O₂ signal is sent to the data output buffer, where it is output. Similarly after this, the I/O₃ and I/O₄ signals are output on the rise and fall of clock ϕ . In this way, since one bit can be output on each half-cycle, the operating speed can be doubled.

Figure 7 is a block diagram of a third embodiment of the present invention.

This embodiment uses two circuits in parallel for the shift register, connected so as to be driven offset by a half-cycle from each other. The I/O buses I/O₁ and I/O₃ of the memory circuit are connected to the data input buffer [50] and data output buffer [60] through the control transistors T_1 and T_3 , while the I/O buses I/O₂ and I/O₄ are connected to the data input buffer [50] and data output buffer [60] through the control transistors T_2 and T_4 . The gates of the control transistors T_1 and T_2 are connected to the corresponding outputs ϕ_{31} and ϕ_{33} of the first shift register [70], while the gates of the control transistors T_2 and T_4 are connected to the corresponding outputs ϕ_{32} and ϕ_{34} of the second shift register [71].

Figure 8 is a waveform diagram of the signals for the various portions when the third embodiment of Figure 7 is operating.

Clock ϕ_1 is generated synchronously with the external clock ϕ . Clock ϕ_2 is a waveform that is a half-cycle later than ϕ_1 . The first and second shift registers [70] and [71] operate on shift pulses according to clocks ϕ_1 and ϕ_2 , but the second shift register [71] operates a half-cycle later than the first shift register [70]. At the same time, the data input buffer [50] or data output buffer [60] is activated by clock ϕ . The first and second shift registers [70] and [71] are reset by the reset pulse ϕ_R . This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. Then, clock ϕ_1 is generated on the rise of clock ϕ , the output ϕ_{31} of the first stage of the first shift register [70] is set to high, and the I/O₁ signal passes through control transistor T_1 to the data output buffer [60], where it is amplified and output. Next, clock ϕ_2 is generated on the fall of clock ϕ , the output ϕ_{32} of the first stage of the second shift register [71] is set to high, and the I/O₂ signal passes through control transistor T_2 to the data output buffer [60], where it is output. Similarly after this, output ϕ_{33} of the first register and output ϕ_{34} of the second shift register are set to high level on the rise and fall of clock ϕ , and the corresponding I/O₃ and I/O₄ signals are output from the data output buffer [60]. In this way, since one bit can be output on each half-cycle, the operating speed can be doubled.

Figure 9 is a block diagram of a fourth embodiment of the present invention.

This embodiment uses two circuits for each of the shift register, data input buffer, and data output buffer. The I/O buses I/O₁ and I/O₃ of the memory circuit are connected to the corresponding stages of the first shift register [70] through the control transistors T_1 and T_3 , while the I/O buses I/O₂ and I/O₄ are connected to the corresponding stages of the second shift register [71] through the control transistors T_2 and T_4 . The input of the first shift register [70] is connected to the first data input buffer [50], while its output is connected to the first data output buffer [60], and the input of the second data output buffer [61].

Figure 10 is a waveform diagram of the signals for the various portions when the fourth embodiment of Figure 9 is operating.

As in the third embodiment, clock ϕ_1 is generated synchronously with the external clock ϕ . Clock ϕ_2 is a waveform that is a half-cycle later than ϕ_1 . The first and second shift registers [70] and [71] shift data according to clocks ϕ_1 and ϕ_2 , but the second shift register [71] operates a half-cycle later than the first shift

register [70]. At the same time, the first data input buffer [50] or first data output buffer [60] is activated by clock ϕ_1 , while the second data input buffer [51] or second data output buffer [61] is activated by clock ϕ_2 . This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. After that, based on clock ϕ_{DL} , the I/O₁ and I/O₃ signals are sent to the corresponding stages of the first shift register [70] through control transistors T_1 and T_3 , while the I/O₂ and I/O₄ signals are sent to the corresponding stages of the second shift register [71] through control transistors T_2 and T_4 . Next, clock ϕ_1 is generated on the rise of clock ϕ and the I/O₁ signal is sent from the first shift register [70] to the first data output buffer [60], where it is amplified and output. Next, clock ϕ_2 is generated on the fall of clock ϕ and the I/O₂ signal is sent from the second shift register [71] to the second data output buffer [61], where it is output. Similarly after this, the I/O₃ and I/O₄ signals are output on the rise and fall of clock ϕ from the first data output buffer [60] and second data output buffer [61], respectively.

As explained above, the present invention can increase the data transfer rate by producing output on each half-clock of an external clock ϕ .

The data input buffer and data output buffer of the block access memory of the present invention may also be formed of dynamic circuits, but it is possible to achieve higher speeds if they are formed of static circuits. Also, the operation of the above embodiments was explained by using a clock to drive the shift register, but for a MOS RAM that uses general address multiplexing it is possible to use a CAS clock instead of a clock φ.


As explained above, the present invention is a block access memory that can operate at twice the conventional speed in order to improve the data transfer rate, so its effect is large.

4. Brief Explanation of the Drawings

Figure 1 is a block diagram of an example of MOS RAM comprising a shift register in a conventional I/O portion, Figure 2 is a waveform diagram of the signals for the various portions when the MOS RAM of Figure 1 is operating, Figure 3 is a block diagram of a first embodiment of the present invention, Figure 4 is a waveform diagram of the signals for the various portions when the first embodiment of Figure 3 is operating, Figure 5 is a block diagram of a second embodiment of the present invention, Figure 6 is a waveform diagram of the signals for the various portions when the second embodiment of Figure 5 is operating, Figure 7 is a block diagram of a third embodiment of the present invention, Figure 8 is a waveform diagram of the signals for the various portions when the third embodiment of Figure 7 is operating, Figure 9 is a block diagram of a fourth embodiment of the present invention, and Figure 10 is a waveform diagram of the signals for the various portions when the fourth embodiment of Figure 9 is operating.

10: memory cells; 20: read circuit; 30: address buffer; 40: column decoder; 50, 51: data input buffers; 60, 61: data output buffers; 70, 71: shift registers; T_1 through T_4 : control transistors.

Representative: Patent Attorney Susumu Uchihara [seal]






Figure 2




Figure 3




Figure 4




Figure 5




Figure 6




Figure 7




Figure 8




Figure 9




Figure 10

AMENDMENT (VOLUNTARY)

July 28, 1982

Japanese Patent Office Director, Mr.

1. Case Identification:

Patent Application Number (S)56-88987 [1981]

2. Title of the Invention:

Block Access Memory

3. Person Filing Amendment:

Relationship to Case:

Applicant

(423) NEC Corp., 5-33-1Shiba, Minato-ku, Tokyo, Japan

Representative: Tadahiro Sekimoto

4. Representative:

(6591) Patent Attorney Susumu Uchihara [seal]

c/o NEC Corp., Sumitomo Mita Building 5-33-8 Shiba, Minato-ku, Tokyo, Japan 108 Tel.: Tokyo (03) 456-3111 (main representative)

(contact: NED Corp., Patent Department)

- 5. Parts Amended:
 - (1) Specification; What is Claimed is
 - (2) Specification; Detailed Description of the Invention
 - (3) Figures
- 6. Content of the Amendment:
 - 6.1 What is Claimed is

See the next page.

- 6.2 Detailed Description of the Invention
 - (1) Page 2, Line 9 [This should say "Page 3 Line 9", to refer to the middle of the first paragraph of the detailed description -- translator.]
 - [Fixed a grammatical error in the phrase "the smallest unit ... becomes much larger" -- the meaning was unchanged -- translator.]
 - (2) Page 7, Line 19 [This refers to the first of the two occurrences of this phrase in the paragraph describing Figure 3 -- translator.]
 - Change "memory circuit" to "memory cells".
 - (3) Page 11, Lines 7-11 [This refers to the paragraph describing Figure 7 -- translator.] Change "connected to the data input buffer [50] and data output buffer [60] through ..., while the I/O buses I/O₂ and I/O₄ of the memory circuit are connected to the data input buffer [50] and data output buffer [60]" to "connected to the first data input buffer [50] and first data

- output buffer [60] through ..., while the I/O buses I/O₂ and I/O₄ of the memory circuit are connected to the second data input buffer [51] and second data output buffer [61]".
- (4) Page 12, Lines 5-6 [This refers to the paragraph describing Figure 8 -- translator.] Change "At the same time, the data input buffer [50] or data output buffer [60] is activated by clock φ." to "At the same time, the first data input buffer [50] or first data output buffer [60] is activated by clock φ₁, while the second data input buffer [51] or second data output buffer [61] is activated by clock φ₂.".
- (5) Page 12, Line 13 [Same paragraph -- translator.]
 Change "through ... T₁ to the da..." to "through ... T₁ to the first da...".
- (6) Page 12, Lines 18-19 [Same paragraph -- translator.]
 Change "through ... to the data output buffer [60], where it is output." to "through ... to the second data output buffer [61], where it is output.".
- (7) Page 13, Line 3 [Same paragraph -- translator.] Change "output from the data output buffer [60]." to "output from the first data output buffer [60] and the second output data buffer [61].".

6.3 Figures

Correct Figure 7 as shown on the next page.

2. What is Claimed is:

- A block access memory comprising: memory cells arranged in a matrix; a read circuit that reads signals from said memory cells; an address buffer that latches an address signal;
- a row decoder and column decoder that select arbitrary said memory cells using said address signal;
 - a data input buffer that latches said signals and supplies data to said memory cells;
- a shift register that uses said read circuit to perform parallel reading of signals so as to continuously read data, or that reads an external signal to perform parallel <u>writing</u> of data into said memory cells;
- a data output buffer that amplifies and outputs the signals from said selected memory cells; and an internal timing generator circuit that controls said memory cells, read circuit, row and column decoders, data input buffer, shift register, and data output buffer; wherein:
 - said shift register performs data input or output every half-cycle based on an external clock.
- 2. The block access memory according to claim 1, wherein said shift register is formed of two circuits in parallel that are connected so as to be driven offset by a half-cycle from each other.

3. The block access memory according to claim 1, wherein said I/O shift register, said data input buffer, and said data output buffer are each formed of two circuits in parallel and are connected so as to be driven offset by a half-cycle from each other.

[The underlined word is the only change. -- translator.]




Figure 7

19 日本国特許庁 (JP)

①特許出願公開

®公開特許公報(A)

昭57-210495

⊕Int. Cl.³ G 11 C 7/00 19/00

識別記号

庁内整理番号 6549—5 B 7343—5 B

◎公開 昭和57年(1982)12月24日

発明の数 1 審査請求 未請求

(全 8 頁)

タブロックアクセスメモリ

@特

顧 昭56-88987

@出

顧 昭56(1981)6月10日

@発 明 者 稲垣弥三郎

東京都港区芝五丁目33番1号日 本電気株式会社内

①出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 内原晋

光明の名称
 ブロックアクセスメモ()

2 特許請求の範囲

1) マトリックス状化配置されたメモリセルと、前記メモリセルの信号を再生する存生回路と、アドレス信号をラッナするアドレスペッファと、前記アドレス信号を受けて経の前記メモリセルを超れてるガデコーダ及び行デコーダと、記録音をラッテし、前記メモリセルにデータを供給するデータインペッファと、前記メモリセルからの信号を増減してリセル、共をリセルからの信号を増減してリセル、再生回路、列及び行デコーダ、データインペッファ、シフトレジスタ、データフクトペッファ

を制御する内部タイミング発生回路とを含むプロックアクセスメモリに合いて、数配シフトレジスタとして外部クロックにより半周期毎にデータを入、出力するシフトレジスタを用いたととを登録とするプロックでクロックである。

- (3) 前配をプトレジスタとして2回路並列に設けられ、互いに半段期ずらして駆動するように接続されているシフトレジスタを用いたことを特徴とする特許制束の範囲部①項記載のブロックアクセスメモリ。
- (3) 筋紀シフトレジスタと前紀データインパッファと前記データアウトパッファとしてそれぞれ 2 国路ずつ並列に投け、互いに平周別すらして 駆動するように選びした入出力シフトレジスタ、データインパッファ、データアウトパッファを 用いたことを呼吸とする仲許済不の範囲第(1) 項配載のブロックアクセスメモリ。
- 3. 発明の評解な説明
 本希明はブロックアクセスメモリに調する。

-519-

特別昭57-210495 (2)

従来、MVB・BAMは主としてコンピュータ の主配像装賃に用いられているが、MOS・BAM の読出/答込サイタルはコンピューチのマシンサ イタルの数倍であり、コンピュータのマシンサイ クルを有効に使用するため。必要なビット傷分だ 🗀 けMU8・BAMを並列に配置して、データ転送シ ートを増大させる手法を用いている。しかし高密 腹MU8。RAMを使用するとワード幅が大きくな り、主記は装置の量小単位者しく大きくなってし まう。たとえば256キロビットMUS・RAMを 258ピット幅分だけ配置すると、主記憶袋間の最 小単位は8メガバイトにたる。とれを避ける方法 として2つの方法が考えられる。 1 つの方法は MUB・HAMのピット幅を大きく(つまり多ピッ ト構成に)してデータ転送レートを増大させる方 法である。との方法では幾子数が増え、バッケー 少寸法が大きくなるので、ポード上での無視覚の 同上が奥祺出来なくなる。他の方法は国路を高速 化動作させ、データ転送レートを増大させること であり、MUS・BAMでも高速動作の要求が高

従来、データ転送レートを向上させる方法としてページモードが提供されているが、データ転送レートはあまり大きくない。 又他の方法として入 出力部にレフトレジスタを配置し、高速なデータ 転送を実践する方法が提案されている。

第1回は従来の入出力部にシフトレジスタを保えたMOS・BAMの一例のブロック図である。

マトリックス状に配置されたメモリモル10、 セル信号を再生する再生回路20、メモリ位置を 示すアドレス信号をラッナし、真、補アドレス信 号を発生するアドレスパッファ30、アドレス信 号に従って任意のメモリセルを調択する列デコー ダ40及び行デコーダ41、配はデータをラッナ し、真、補データ信号を発生するデータインパッ ファ50、セル信号を増殖して出力するデータア クトパッファ60、信号を高速に転送するシフト レジスタ70、上記緒回路を鉱動する内部タイミ ング先生回路(図示せず)で構成されている。

斯2回は影1四に示すMU8・KAMを動作さ

せたときの名部にかける信号の放形図である。 最初タロッタCBでアドレス信号をアドレスパ ッファ30でラッテし、アドレス信号に従って列 デコーダも0で1本のワード線を選択し、ワード 線につながるメモリセルの信号を再生回路20で 再生する。一方、アドレス信号に従って行デコー ダ41で複数率(以下の記明では4ビットの場合 について行なう)のビット線を選択し、メモリセ ル信号をシフトレジスタ70へ一度に転送する。

次代、外部クロックタド何期した入出力シフトレジスタ収動クロックタ:19 でジフトレジスタ70からメモリセル信号をデータアクトバッファ60で増報してもビット連続して説出す。上記の従来例ではクロックタの1サイタルで1ビットの設出しを行ってかり、動作速度がサイタル数で削約される。 漢状では1サイタルは100ms 程度でありそれより高速にすることは困難であるという欠点があった。

本先朝は上記欠点を輸去し、入出力シフトレジスタを必動する外部クロッタの半周期毎にデータ

を入、出力するととにより従来の2倍の速能でデータを収送するプロックアクセスメモリを提供するものである。

本発明のプロックアクセスメモリは、マトリッ **ノス状に配置されたメモリセルと。 前記メモリセ** ルの信号を将生する回路と、アドレス信号をラッ チするアドレスパッファと、前紀アドレス仮号で 低量の前記メモリを選択する列デコーダ及び行デ コーダと、配性化サをラッテし、前記メモリセル **化データを供給するデータインパッファと、前記** 将生国路で将生された仏号を並列に統込み延続し てデータを観出したり外部は号を観込み並列にデ ータを前記メモリセルに試込む入出力シフトレジ スタと、前配凶択されたメモリセルからの信号を 増減して出力するデータアウトバッファと、前記 メモリセル、芳生幽路、列及び行デコーダ、デー タインパッファ、入出力シフトレジスタ、データ」 アクトバッファを制御する内部タイミンダ発生超 路とを含むプロックアクセスメモリにおいて、前 記入出力シフトレジスタとして外部タロックによ

.--520-

り半周期毎にデータを入出力する入出力シフトレ **シスタを用いるととにより存成される。**

本婦男のブロックアクセスメモリは、前紀入出 カシフトレジスタを 2 回路並列に跳け、互いに半 周期すらして駆動するように接続することによっ ても構成できる。

本発明のブロックアクセスメモリは、前紀入出 カシフトレジスタデータインパッファ。前記デー メアクトバッファをそれぞれ並列に設け、互いに 半川糾プらして駆動するように接続するととによ FRICENS.

本処明の実施例について如風をおいて説明する。 餌3四は本発明の第1の異版例のブロック図で 84.

この実施例はシフトレジスタを1回路使用して、 レフトレジスタによってスイッチを切換え、1/0 ペス化出てくるデータをデータアウトバッファ化 送ったり、データインパッファに入ってくるテー まも1/Uパスを辿してメモリ回路へ送る方式のも のである。メモリ回路の1/0ペス1/01~1/04

特開昭57-210495 (3)

は側御トランジスタ?;~?。を介してデータイン パッファ50及びデータアウトバッファ60化袋 絨されている。前配側御トランジスタ $\Upsilon_1 \sim \Upsilon_0$ の ゲートはシフトレジスタ70の各段の出力 チュュ ~ ≠ы に接続されている。 シフトレジスタ700円 部の実象で斑んだ四角形は 1.ビット分を装わす。 第4回は第3回に示す第1の実施例を動作させる ・ときの各部における信号の波形図である。外部タ ロックすの立上り及び立下りを彫知してクロック ∮₁・∮』 を発生させる。クロック∮₁・∮。はシフ トレジスクのシフトパルスを移動させる。父クロ ックラ。はシフトレジスタの出力すss ~彡ss を削 刺すると向時化データインパッファ、データアウ トパッファを活性化する。シフトレジスをはりセ ットパルス タス でリセットしておく。行デコーメ 4.1 でメモリセル信号が1/Uパスへ転送されるま ては従来例と同じである。次にクロックもの立上 りでダロックヴょう。を発生させ、シフトンジス タの1 放目の出力 タッ1 をハイレベルにし、1/U 1の信号を顧御トランジスタで。 を通してデータ

せ、シフトンジスタの2段目の出力!as をヘイン ベル作し、1/02 の位号を制御トランジスタで。 を通して送り、データアウトパッファから出力す。 て pas , pasをハイレベルにし、1/03,1/04 …の信号を順次出力する。 とのよう化半サイタルで 1 ピットの鉄出しを行っているので動作速度は従 来の2倍となる。

No. 2516 4

部 5 図は本発明の第2の実施例のプロック図で ある。この実施例はシフトレジスタを1回路使用 し、1/リパスに入出力するデータモー且シット レジスタに収込んでから飲出しまたは書込みを行 う方式のものである。メモリ回路の I / U パス I/U1~I/U4 は例例トランジスタで, ~ T4を 介してシフトレジスタ10の各裂に接続されてか り、シフトレジスタの入力はデータインパッファ 50に接続され、出力はデータアウトパッファ60 に接続されている。.

解6段は第5数に示す第2の実施例を動作させ、「『

組3回に示す実施例と何様、外部クロックもの 立上り及び立下りを彫知してクロックチョナチョをごとって、 発生させる。クロックチェ・チェはシフトレジスター マルトではなった。あ、以下何様にしてクロックチの立上り、立下り、_{はない}のデータをシフトさせる。又、クロックチ。は*気*にがなった。 ータインパッファ、データアウトパッファを活性 … 化する。行デコーダも1でメモリセル信号が1人() パスへ転送されるまでは従来例と同じである。そ の後クロック fm で 1/U1~1/U4の信号を制御 トランジスタ $T_1 \sim T_4$ を通してシフトレジスタの 各段に一般に転送する。次に、クロックチの立上 りでクロッタチょ・チョを発生させ、 1/01の信号 .をデータアウトパッファへ送り。増盛して出力す る。次に、クロックでの立下りでクロックチェチ。 を始生させ、I/U2の他号をデータアクトパップ ァから出力する。以下何様にしてタロックチの立 上り、立下りで1/03,1/04 の伯号を出力す る。とのようにしても半サイクル似に『ピットの 脱出しを行うことができ、動作途底を2倍化する

-521-

ととができる。

第7回は本発明の第3の実施例のブロッタ数で ***

との実施例はシフトレジスタを2回路並列に設け、互いに半周期すらして駆動するように接供したものである。メモリ回路のI/UパスI/O1,I/O3 は割倒トランジスタT1,T3 を介してデータインパッファ50、データアウトパッファ60に接続され、1/U2,1/U4は割割トランジスタT2,T4 を介してデータインパッファ50、データアウトパッファ60に接続されている。約記制御トランジスタT1,T3。のゲートは第1のシフトレジスタ70の各級の出力が61,が62に割倒トランジスタT1,T4 のゲートは第2のシフトレジスタ71の各級の出力が62, が62にそれぞれ接続されている。

新8回は新7回に示す第3の実施例を動作させたときの各部にかける信号の波形図である。

クロック f。 を外部クロック f に ji 捌して始生させる。 クロック f。 はクロック f。 から半サイ

タル遅れた波形である。第1、第2のシフトレジ メタ70・71はクロック タィ メタュでシフトバルス を移動させるが、鮮 2 のシフトレジスタ 7 1 は錦 1のシフトレジスタ70より半サイクル遅れて動 作する。一方、データインパッファ50、データ アクトバッファ60はクロックりで活性化される。 第1、毎2のシフトレジスタ70・71はりセッ トパルスチーでリセットしておく。行デコーダ41 でメモリセル信号が1/リバスへ転送されるまで は従来例と何じである。次に、クロックチの立上 りでクロックチ』を始生させ、第1のシフトレジ スタ70の1数目の出力を1. をハイレベルにし、 1/01の信号を制御トランツスタギ。 を通してデ ーメアウトバッファ60へ送り、増催して出力す る。次に、クロックもの立下りてクロックも。を 蛹生させ、餅2のシフトレジスタ11の1段目の 出力す。まをハイレベルにし、1/02 の借号を制 弾とランジスタ^T。 を通して送りデータアウトバ ペッファ60から出力する。以下阿様にしてタロ ック♦の立上り、立下りで楽1のシフトレジスタ

の出力をmi、第2のシフトンジスタ71の出力をmiを をペインペルにし、1/03,1/04 の信号をそれぞれデータブウトペッファ 80から出力する。 このようにしても学サイタル好に1ビットの試出 しを行うことができ、動作温度を 2倍にすることができる。

第9回は本発明の第4の実施例のブロック図で ***

との実施例はシフトレジスタ、データインパッファ、データアウトパッファをそれぞれ2 脚路づつ殴けた例である。メモリ回路の I / U パス I / U 1、I / U 3 は割切トランジスタ T 1、T 3 を介して第1のシフトレジスタ 7 0 の各級に接続されてかり、1/U 2、1/U 4 は割割トランジスタ T 1、T 3 を介して第2のシフトレジスタ 7 1 の名段に接続されている。第1のシフトレジスタ 7 0 の入力は第1のデータインパッファ 6 0 に接続され、出力は第1のデータアウトパッファ 6 0 に接続されてかり、第2のシフトレジスタの入力は第2のデータインパッファ 8 1 に接続され、出力は第2のデータインパッファ 8 1 に接続され、出力は第2のデータインパッファ 8 1 に接続され、出力は第2のデ

ーメアクトパッファ 6.1 に接続されている。

第10図は第9図に示す単4の実施例を助作さ せたときの各部にかける信号の放形型である。第 3の実施例と同様に、クロックす。を外部タロッ クチに同期して発生させる。 クロックチ。 はタロ ック・1 から半サイクル連れた放形である。第1、 第2のシフトレジスメ70ヶ71はクロック 6:1 ∮』でデータをシフトさせるが、絹2のシフトレ ツスタ71は解1のシフトレジスタ70より半サ イクル遅れて動作する。一方、糾1のデータイン パッファ50、新1のデーダアウトパッファ60 はクロックト。 で活性化され、第2のデータイン パッファ51、単2のデータアウトパッファ61 はクロック∮。で活性化される。行デコーメ↓1 でメモリセル信号が1/Uパスへ転送されるまで は従来例と同じである。その後クロック fot で 1/01,1/03 の信号を制御トランジスタで』。 『』を通して単1のシフトレジスタ71の各級へ又 $1/U_2$, $1/U_4$ の信号を副御トランジスタ \hat{x}_s , 『』を油して第2のシフトレジスよ11の各級へ―

歴に転送する。次に、タロックもの立上りでクロックも、を発生させ、1/U1 の信号を第1のシフトレジスタ70から第1のデータアウトパッファ60へ送り、増幅して出力する。次に、タロッタもの立下りでタロックも。を発生させ、1/U2 の信号を解2のシフトレジスタ71から第2のデータアウトパッファ61を通して出力する。以下同様にしてタロックもの立上り、立下りで1/U3・1/U4の信号をそれぞれ解1のデータアウトパッファ61 パッファ60、第2のデータアウトパッファ61 から出力する。

以上説明したように本発明では外部タロック が の半周期毎に出力を得ることが出来、データ転送 レートを高めることが可能である。

本分明のプロックアクセスメモリのデータインパッファ、データアウトパッファはダイナミック 回路で構成することも可能であるが、スタティック国路で構成すればより高速化を実現出来る。また、上記実施例では、シフトレジスタ駆動タロックチを用いて動作説明を行なったが、一紋的なア 特別昭57-210495 (5)

トレスマルチブレクスを採用したMUS・KAM ではクロックチの代りにUASクロックを使用することが可能である。

以上評解に説明したように、本知明によれば、 従来と此べ2倍の選載で動作し、データ転送レート を高めたブロックアクセスメモリが得られるの でその効果は大きい。

4. 図面の耐単な説明

第1回は世米の入出力器にシフトレジスタを個 えたMUS・KAMの一例のプロック図、第2図 は第1回に示すMUS・KAMを動作させたとを の各部にかける信号の放形図、第3回は第3回に示すM1の実施例のプロック図、第4回は第3回に すが1の実施例のプロック図、第4回は第3回に すが1の実施例を動作させたときの分部にかける 信号の放地図、第5回は第5回に示す第2の実施例の ですが10では、第6回は第5回に示す第2の実施例で を動作させたときの各部にかける信号の放形図、 第7回は本発明の第3の実施例を動作させたと


きの各部にかける信号の放形図、第9回は本発明 の第4の実施例のブロック図、第10回は第9級 に示す第4の実施例を動作させたときの各部にかける信号の放発的である。


 \bigcirc

10……メモリセル、20……丹生回路、80 ……アドレスペッファ、40……列デコーダ、41 ……行デコーダ、50、51……データインスッ ファ、60、61……データアウトバッファ、70 71……シフトレジスタ、 $T_1 \sim T_4$ ……制即トラ ンジスタ。


代理人 弁選士 內 度








第 2 图





手統補正 杏(=異)

57.7.28 昭和 年 月 月

特許庁長官 殿

- 1. 事件の表示 昭和 8 9年 特許 顧第 88987 身
- 2. 発気の名称 プロックアクセスメモリ
- 3. 補正をする者

事件との関係

出 順 人 東京都得区芝五丁目33番1号 (423) 日本電気株式会社 代表者 関 本 虫 弘

4. 代 理 人

平的8 東京都海区定五丁目37番8号 住女三田ビル 日本電気株式会社内 (6591) 弁理士 内 原 電話 東京(03)456-3111(大代表) (連結先 日本電気株式会社特許部)

存业

特間昭57-210495 (ア)

- 5. 補正の対象
- (1) 明顯者の特許指求の報拠の概
- (2) 明細書の発列の評価な説明の個
- (3) 開業
- 4. 特圧の内容
- 6.1 特許請求の集品 別紙のとおり.
- 4.1 発明の評細な説明
 - (1) 2 W 4 FF

「…… 最小単位者しく……」とあるのを 「…… 最小単位が着しく……」と補正する。

- (2) 7頁19行 ドメモリ四路刊とあるのをドメモリセルツ Letter * **
- (8) 11頁7行~11行 「…… を介してデータインパッファ50, データアウトパッファ60に接続され、I /O2, I/O4は制御トランジスタTはT4 を介してデータインパッファ50, データ

アウトパッファ60 に接続 J とあるの 心…
…を介して第1のデータインパッファ60 に接続され、1 / O 2、1 / O 4 は 観如トランジスタでは、T 4 を介して第2のデータインパッファ61、第2のデータアウトパッファ61 に接続 …… J と補正する。

(4) 12頁5行~8行

「……一方、データインパッファ 5 0, データアウトパッファ 6 0 はクロック 4 で 活性化される。」とあるのを「……一方、 第 1 のデータインパッファ 5 0, 第 1 のデ ータアウトパッファ 6 0 はクロック 4; で 低性化され、第 2 のデータインパッファ 5 1。第 2 のデータアウトパッファ 6 1 は クロック 4 2 で活性化される。」と補正す る。

(5) 12頁18行

「…… を通してデ」とあるのを「…… を 通して第1のデ」と補正する。 (6) 1 2 頁 1 8 行 ~ 1 9 行

「…… 在達して送りデータアウトパップ (*)

7 6 0 から出力する。」とあるのを「…… (*)

を達して送り第2 データアウトパップ 76 1 (*)

から出力する。」と補正する。

(7) 12 W 3 FF

「れぞれデータアウトバッファ60から 出力する。」とあるのを「れぞれ第1のデ ータアウトバッファ60, 第2のデータア ウトバッファ61から出力する。」と補正 する。

6. 3 10 10

第7回を別紙のとおり補正する。

代理人 弁理士 内 原




(別 紙)

特許請求の範囲

 特階級57-210495(8) 出力するシフトレジスタを用いたこと

- (2) 前配シフトレジスタとして 2 四路並列に 設けられ、互いに半周額ずらして駆動する ように接続されているシフトレジスタを用 いたことを特徴とする特許前次の範囲第(1) 項記載のブロックアクセスメモリ
- (3) 前記シフトレジスタと前記データインパッファと前記データアウトバッファとしてそれぞれを認路ずつ並列に致け、互いに半周期すらして駆動するように接続した入出カシフトレジスタ、データインパッファ。データアウトバッファモ用いたことを特徴とする特許請求の範囲第(1)項記載のブロックアクセスメモリ。



≜7 ₹

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

D BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.